


МИНОБРНАУКИ РОССИИ
ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ БЮДЖЕТНОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ
ВЫСШЕГО ОБРАЗОВАНИЯ
«ВОРОНЕЖСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ»
(ФГБОУ ВО «ВГУ»)

УТВЕРЖДАЮ

Заведующий кафедрой
физики полупроводников и микроэлектроники



(Бормонтов Е.Н.)
расшифровка подписи

31.08.2024

ФОНД ОЦЕНОЧНЫХ СРЕДСТВ
по учебной дисциплине

Б1.В.02 Языки проектирования схем смешанного сигнала
Код и наименование дисциплины в соответствии с учебным планом

Код и наименование направления подготовки/специальности: **11.04.04**

Электроника и наноэлектроника

Направленность (профиль) подготовки/специализация: _____

Интегральная электроника и наноэлектроника

Квалификация выпускника: магистр

Форма обучения: очная

Кафедра, отвечающая за реализацию дисциплины: _____

физики полупроводников и микроэлектроники

Составители рабочей программы дисциплины, в том числе фонда оценоч-
ных средств по учебной дисциплине: Богатилов Евгений Васильевич

кандидат физико-математических наук, доцент

(ФИО, ученая степень, ученое звание)

Учебный год: 2025-2026

Семестр(ы): 3

Освоение данной дисциплины направлено на формирование следующих компетенций

Компетенции		Индикаторы		Планируемые результаты обучения
Код	Наименование компетенции	Код(ы)	Наименование индикатора(ов)	
ПК-6	Способен разрабатывать эффективные алгоритмы решения сформулированных задач с использованием современных языков программирования и обеспечивать их программную реализацию	ПК-6.1	Создает высокоуровневые поведенческие модели аналоговой части СнК	Умение: - реализовывать алгоритмы поведенческого описания цифро-аналоговых схем средствами языка VHDL-AMS
		ПК-6.2	Формирует наборы тестовых воздействий для общей поведенческой модели всей СнК	Знание: - методов проведения автономной и системной верификации Умение: - составлять тест-план в соответствии со спецификацией устройства; - разрабатывать тестовое окружение.
		ПК-6.3	Разрабатывает тесты и генераторы тестов для моделирования совместной работы программной и аппаратной частей СнК	Владение: - программными средствами, обеспечивающими интерфейс между RTL-описанием устройства и его поведенческой моделью (PLI, VHPI, SystemC)
ПК-7	Способен анализировать состояние научно-технической проблемы путём подбора, изучения и анализа литературных и патентных источников	ПК-7.1	Производит выбор языков описания аппаратуры и стилей описания цифровых блоков, а также выбор средств описания поведенческих моделей аналоговых блоков	Знание: - возможностей и областей применения языков проектирования аппаратуры
		ПК-7.2	Формулирует задачи функциональной и временной верификации цифровых блоков СнК, производит выбор методики верификации поведенческих моделей аналоговых блоков	Знание: - классификации методов верификации СнК; - методологии процесса верификации СнК.
		ПК-7.3	Выполняет анализ аналоговой части СнК с разделением ее на функциональные субблоки, построением списка соединений и разработкой тестовых окружений	Владение: - навыками разработки поведенческих моделей цифро-аналоговых схем средствами языка VHDL-AMS

ПК-8	Готов осваивать принципы планирования и методы автоматизации эксперимента на основе информационно-измерительных комплексов как средства повышения точности и снижения затрат на его проведение, овладевать навыками измерений в реальном времени	ПК-8.1	Использует языки описания аппаратуры при проектировании цифровых и аналоговых блоков СнК	Владеет: - навыками проектирования схем смешанного сигнала с применением языка VHDL-AMS
		ПК-8.3	Проводит схемотехническое моделирование аналоговых субблоков и аналоговой подсистемы в целом, анализирует корректность разработанной электрической схемы по результатам моделирования	Знание: - методов проверки компактных моделей электронных компонентов и их сопоставления с данными экспериментального определения параметров электронных компонентов Владение: - программными средствами, реализующими схемотехническое моделирование схем смешанного сигнала

Перечень заданий для оценки уровня освоения дисциплины:

1) тестовые задания (выбор правильного(-ых) ответа(-ов) из предложенного перечня; задания на соответствие):

1. Какое из приведенных описаний на языке VHDL-AMS задает переменную-напряжение?

Варианты ответа:

- A) quantity V across PLUS to MINUS;
- B) quantity V through PLUS to MINUS;
- C) quantity V : real;
- D) signal V : real;
- E) terminal V : electrical;

Правильный ответ: A.

2. Какое из приведенных описаний на языке VHDL-AMS задает переменную-ток?

Варианты ответа:

- A) quantity I through PLUS to MINUS;
- B) quantity I across PLUS to MINUS;
- C) quantity I : real;
- D) variable I : real;
- E) terminal I : electrical;

Правильный ответ: A.

3. Какое из приведенных описаний на языке VHDL-AMS задает аналоговую переменную, к которой не применяются законы сохранения консервативных систем?

Варианты ответа:

- A) quantity VAL : real;
- B) quantity VAL across PLUS to MINUS;
- C) quantity VAL through PLUS to MINUS;
- D) variable VAL : real;

E) signal VAL : real;
Правильный ответ: A.

4. Какое из приведенных описаний на языке VHDL-AMS задает контакт для подключения аналоговых переменных?

Варианты ответа:

- A) terminal IO : electrical;
- B) quantity IO across PLUS to MINUS;
- C) quantity IO through PLUS to MINUS;
- D) quantity IO : real;
- E) signal IO : real;

Правильный ответ: A.

5. Какой оператор языка VHDL-AMS используется для записи алгебраических и интегро-дифференциальных уравнений?

Варианты ответа:

- A) ==
- B) <=
- C) =>
- D) =
- E) :=

Правильный ответ: A.

6. Какой атрибут языка VHDL-AMS используется для записи производной по времени?

Варианты ответа:

- A) 'dot
- B) 'dif
- C) 'diff
- D) 'deriv
- E) 'flux

Правильный ответ: A.

7. Выберите верное утверждение относительно записи уравнений с помощью языка VHDL-AMS?

Варианты ответа:

- A) в языке VHDL-AMS есть атрибут дифференцирования только по времени
- B) в языке VHDL-AMS есть атрибуты для расчета как производной по времени, так и для расчета частных пространственных производных
- C) в языке VHDL-AMS есть атрибуты для расчета производной только по пространственным переменным
- D) в языке VHDL-AMS невозможна запись уравнений в неявной форме
- E) в языке VHDL-AMS есть атрибут для расчета криволинейного интеграла

Правильный ответ: A.

8. С помощью какой конструкции языка VHDL-AMS его аналоговая часть может оказывать влияние на цифровую?

Варианты ответа:

- A) оператор условного присваивания значения сигналов selected_signal_assignment в сочетании с атрибутом 'above
- B) оператор условного присваивания значения сигналов selected_signal_assignment в сочетании с атрибутом 'event

- C) оператор записи уравнений `simultaneous_if_statement`
- D) оператор записи уравнений `simultaneous_case_statement`
- E) оператор процесса в сочетании с оператором записи уравнений `simple_simultaneous_statement`

Правильный ответ: A.

9. С помощью какой конструкции языка VHDL-AMS его цифровая часть может оказывать влияние на аналоговую?

Варианты ответа:

- A) оператор записи уравнений `simultaneous_if_statement`
- B) оператор условного присваивания значения сигналов `selected_signal_assignment` в сочетании с атрибутом `'event`
- C) оператор условного присваивания значения сигналов `selected_signal_assignment` в сочетании с атрибутом `'above`
- D) оператор записи уравнений `simple_simultaneous_statement`
- E) оператор процесса в сочетании с оператором записи уравнений `simple_simultaneous_statement`

Правильный ответ: A.

10. Выберите правильную форму записи оператора `break` для задания начального значения аналоговой переменной C.

Варианты ответа:

- A) `break C => 0.0;`
- B) `break C == 0.0;`
- C) `break C <= 0.0;`
- D) `break C = 0.0;`
- E) `break C := 0.0;`

Правильный ответ: A.

11. Выберите правильную форму записи оператора `break` для инициализации аналоговых вычислений в точке разрыва при изменении значения цифрового сигнала S.

Варианты ответа:

- A) `break on S;`
- B) `break S;`
- C) `break when S;`
- D) `break not S;`
- E) `break change S;`

Правильный ответ: A.

12. Выберите правильную форму записи оператора `break` для инициализации аналоговых вычислений в точке разрыва при выполнении условия, когда аналоговая переменная A превышает величину 0.0.

Варианты ответа:

- A) `break when A > 0.0;`
- B) `break on A > 0.0;`
- C) `break A > 0.0;`
- D) `break if A > 0.0;`
- E) `break A when above(0.0);`

Правильный ответ: A.

13. Какая функция в языке VHDL-AMS возвращает текущий момент модельного времени?

Варианты ответа:

- A) now
- B) time
- C) ctime
- D) presently
- E) nowtime

Правильный ответ: A.

14. Выберите правильную для языка VHDL-AMS форму записи оператора процесса, который запускается на выполнение каждые 10 мс.

Варианты ответа:

- A) process
begin
// ...
wait for 10 ms;
end process;
- B) process (10 ms)
begin
// ...
end process;
- C) process
begin
// ...
wait on 10 ms;
end process;
- D) process
begin
// ...
wait 10 ms;
end process;
- E) process 10 ms
begin
// ...
end process;

Правильный ответ: A.

15. Выберите правильную для языка VHDL-AMS форму записи оператора процесса со списком чувствительности к изменению сигналов a,b.

Варианты ответа:

- A) process (a, b)
- B) process (on a,b)
- C) process on (a, b)
- D) process (wait a,b)
- E) process wait on a,b

Правильный ответ: A.

3) расчетные, ситуационные, практико-ориентированные задачи / мини-кейсы (ответ содержит решение поставленной задачи):

16. Определите количество уравнений, необходимых для реализации следующего описания на языке VHDL-AMS:

```
entity TEST is
  port (terminal PLUS, MINUS : electrical);
end TEST;
architecture TEST_A of TEST is
  quantity V across I1, I2 through PLUS to MINUS;
  quantity Q : real;
  ...
```

Решение:

Общее количество уравнений равно суммарному количеству переменных quantity, переменных quantity вида through (переменных-токов), а также портов, имеющих тип quantity и направленность типа out. В данной модели имеем одну переменную quantity Q и две переменные through (I1 и I2). Порты типа quantity в модели отсутствуют. Соответственно, количество уравнений должно быть равно трем.

Ответ: 3

17. Определите количество уравнений, необходимых для реализации следующего описания на языке VHDL-AMS:

```
entity TEST is
  port( signal S : in bit; terminal PLUS, MINUS : electrical);
end TEST;
architecture TEST_A of TEST is
  quantity V across I1 through PLUS to MINUS;
  ...
```

Решение:

Общее количество уравнений равно суммарному количеству переменных quantity, переменных quantity вида through (переменных-токов), а также портов, имеющих тип quantity и направленность типа out. В данной модели имеем одну переменную through (I1). Порты типа quantity в модели отсутствуют. Соответственно, количество уравнений должно быть равно одному.

Ответ: 1

18. Определите количество уравнений, необходимых для реализации следующего описания на языке VHDL-AMS:

```
entity TEST is
  port (quantity A : in real; quantity B : out real);
end TEST;
architecture TEST_A of TEST is
  quantity C : real;
  ...
```

Решение:

Общее количество уравнений равно суммарному количеству переменных quantity, переменных quantity вида through (переменных-токов), а также портов, имеющих тип quantity и направленность типа out. В данной модели имеем одну переменную quantity (C), а также один выходной порт типа quantity (B). Соответственно, количество уравнений должно быть равно двум.

Ответ: 2

19. Определите количество уравнений, необходимых для реализации следующего описания на языке VHDL-AMS:

```

entity TEST is
  port (quantity A : in real; quantity B : out real);
end TEST;
architecture TEST_A of TEST is
  terminal PLUS, MINUS : electrical
  quantity V across I1, I2 through PLUS to MINUS;
  quantity C : real;

```

...

Решение:

Общее количество уравнений равно суммарному количеству переменных quantity, переменных quantity вида through (переменных-токов), а также портов, имеющих тип quantity и направленность типа out. В данной модели имеем две переменных-тока (I1, I2), одну переменную quantity (C), а также один выходной порт типа quantity (B). Соответственно, количество уравнений должно быть равно четырем.

Ответ: 4

20. Определите количество уравнений, необходимых для реализации следующего описания на языке VHDL-AMS:

```

entity ELEMENT is
  generic (VTH: real);
  port (terminal AIN, REF: electrical; signal DOUT: out boolean);
end ELEMENT;
architecture ELEMENT_A of ELEMENT is
  quantity VIN across AIN to REF;
begin

```

...

Решение:

Общее количество уравнений равно суммарному количеству переменных quantity, переменных quantity вида through (переменных-токов), а также портов, имеющих тип quantity и направленность типа out. В данной модели отсутствуют переменные токи, переменные quantity и выходные порты типа quantity. Соответственно, количество уравнений должно быть равно нулю.

Ответ: 0

21. Укажите, в какой форме требуется добавить оператор break к нижеприведенному коду на языке VHDL-AMS?

```

entity SPST is
  port( signal CONTROL : in bit; terminal PLUS, MINUS : electrical);
end SPST;
architecture SPST_A of SPST is
  quantity V across I through PLUS to MINUS;
begin
  if CONTROL = '0' use I == 0.0; else V == 0.0;
  end use;
end SPST_A;

```

Решение:

Для корректного моделирования требуется указать с помощью оператора break моменты времени, в которых аналоговые переменные терпят разрыв. В данном случае переменные I и V терпят разрыв в момент, когда цифровой сигнал CONTROL изменяет свое значение. Заданию такого условия соответ-

стывает форма оператора break со списком чувствительности: break on CONTROL.

Ответ: break on CONTROL;

22. Укажите, в какой форме требуется добавить оператор break к нижеприведенному коду на языке VHDL-AMS для того, чтобы задать начальное значение напряжения на обкладках конденсатора?

```
entity CAP is
  generic (NOMINAL : real := 1.0e-6; V_INIT : real := 0.0 );
  port (terminal PLUS, MINUS : electrical);
end CAP;
architecture CAP_A of CAP is
  quantity V across I through PLUS to MINUS;
begin
  I == NOMINAL * V'dot;
end CAP_A;
```

Решение:

Для задания значений переменных в начальный момент времени используется оператор break в форме без списка чувствительности, т.е. break <имя переменной> => <значение>; В данной задаче переменной является V, которой присваивается значение параметра V_INIT, т.е.: break V => V_INIT;

Ответ: break V => V_INIT;

23. Какой аналого-цифровой элемент реализуется следующим описанием на языке VHDL-AMS?

```
entity ELEMENT is
  generic (VTH: real);
  port (terminal AIN, REF: electrical; signal DOUT: out boolean);
end ELEMENT;
architecture ELEMENT_A of ELEMENT is
  quantity VIN across AIN to REF;
begin
  DOUT <= VIN'above(VTH);
end ELEMENT_A;
```

Решение:

Элемент в качестве входных портов использует аналоговые входы, между которыми задана переменная-напряжение VIN. Выходным сигналом элемента сложит логическая величина, которая принимает значение «логическая единица», когда напряжение между входными портами превышает некоторую величину VTH и значение «логический ноль» в противном случае. Такое поведение соответствует идеальному компаратору.

Ответ: идеальный компаратор

24. Какой цифровой элемент реализуется следующим описанием на языке VHDL-AMS?

```
entity DIG is
  port ( a0, a1 : in bit; b : out bit );
```

```

end DIG;
architecture DIG_A of DIG is
begin
    process ( a0, a1 )
    begin
        if ( a0 = '1' ) and ( a1 = '1' )
            then b <= '1';
            else b <= '0';
            end if;
        end process;
    end DIG_A;

```

Решение: таблица истинности реализуемого элемента соответствует логическому вентилю «И» с двумя входами, т.е. AND2

Ответ: AND2

25. Какой аналоговый элемент реализуется следующим описанием на языке VHDL-AMS и какие паразитные элементы учитывает данное описание?

```

entity ANALOG is
generic (G1: real := 1.0e-14; G2: real := 1.0e-7;
        G3: real := 100.0);
port (terminal T1, T2 : electrical);
end diode;
architecture ANALOG_A of ANALOG is
quantity Q1 across Q2, Q3 through T1 to T2;
quantity Q4 : real;
constant C1 : real := 0.0258;
begin
    Q2 == G1 * (exp((Q1-G3*Q2)/C1) - 1.0);
    Q4 == G2 * Q2;
    Q3 == Q4'dot;
end ANALOG_A;

```

Решение: Аналоговая переменная Q1 описывает напряжение, приложенное к диоду, Q2 – ток через p-n переход, Q3 – емкостной ток диффузионной емкости. Параметры элемента: G1 – ток насыщения; G2 – время жизни неосновных носителей; G3 – сопротивление объема полупроводника.

Ответ: Диод с учетом диффузионной емкости и падения напряжения на объеме полупроводника

26. Какой цифровой элемент реализуется следующим описанием на языке VHDL-AMS?

```

entity DIG is
port (A1, A2 : IN bit; A3 : OUT bit);
end DIG;
architecture DIG_A of DIG is
begin
    process (A1)
    begin
        if (A1 = '1')

```

```

    then A3 <= A2 after 1 ns;
  end if;
end process;
end DIG_A;

```

Решение: Вход A1 является тактирующим. По его переднему фронту происходит передача сигнала со входа A1 на выход A3. В остальное время выход A3 сохраняет свое предыдущее состояние. Такое поведение соответствует динамическому D-триггеру (flip-flop)

Ответ: динамический D-триггер

27. Какой аналоговый элемент реализуется следующим описанием на языке VHDL-AMS?

```

entity ANALOG is
  generic (G1 : REAL; G2 : real := 0.0 );
  port (terminal T1,T2 : electrical);
end;
architecture ANALOG_A of ANALOG is
  quantity Q1 across Q2 through T1 to T2;
begin
  Q2==G1 * Q1'dot;
  break Q1 => G2;
end ANALOG_A;

```

Решение: Переменная Q1 является напряжением на обкладках идеального конденсатора, Q2 – емкостной ток. Параметр G1 – емкость конденсатора, G2 – напряжение на обкладках в начальный момент времени.

Ответ: идеальный конденсатор

28. В какие моменты времени будет срабатывать оператор break в следующем коде (язык VHDL-AMS)?

```

entity GEN is
  generic (P : real := 1.0E-6);
  port (signal GEN_OUT : out bit);
end GEN;
architecture GEN_A of GEN is
  signal TEMP : bit := '0';
begin
  process
  begin
    TEMP <= not TEMP;
    GEN_OUT <= TEMP;
    wait for P;
  end process;
end GEN_A;

```

```

entity TB is
end TB;

```

```

architecture TB_A of TB is
  signal C : bit;
  terminal P: electrical;
  quantity V across I through P to GROUND;
begin
  G: entity work.gen(gen_a) generic map (2.0E-6) port map (C);
  If C = '0' use I == 0.0; else V == 0.0; end use;
  break on C;
end TB_A;

```

Решение:

Оператор break будет вызываться при каждом изменении сигнала C, которое задается генератором GEN. Так как при подключении экземпляра генератора в архитектуре TB_A устанавливается период срабатывания генератора 2 мкс, то оператор break будет вызываться каждые 2 мкс, начиная с момента времени $t=2$ мкс.

Ответ: 2 мкс и далее с периодом 2 мкс.

29. Определите, в какие моменты времени сигнал DOUT будет принимать значение логической единицы для следующего кода на языке VHDL-AMS.

```

entity VSIN is
  generic (A : real := 1.0; F : real := 1000.0);
  port (terminal PLUS, MINUS: electrical);
end VSIN;
architecture VSIN_A of VSIN is
  quantity V across I through PLUS to MINUS;
begin
  V == A * sin(math_2_pi*F*now);
end VSIN_A;
entity TB is
end TB;
architecture TB_A of TB is
  terminal P : electrical;
  quantity V across I through P to GROUND;
  signal DOUT : bit;
begin
  G:entity work.VSIN(VSIN_A) generic map (1.0, 2000.0) port map (P, GROUND);
  I == V / 1000.0;
  DOUT <= '1' when VIN'above(0.0) else '0';
end TB_A;

```

Решение:

Сигнал DOUT будет принимать значение логической единицы, когда генератор синусоидального напряжения VSIN будет генерировать положительное напряжение. Так как период генерируемого сигнала составляет 500 мкс, то положительное напряжение на выходе генератора будет наблюдаться в интервалы времени от 0...250 мкс, 500...750 мкс и т.д.

Ответ: 0...250 мкс и далее, с периодом 500 мкс

30. Для момента модельного времени $t=250$ мкс определите мгновенную силу тока I , протекающего в системе, которая описывается следующим кодом на языке VHDL-AMS?

```
entity VSIN is
  generic (A : real := 1.0; F : real := 1000.0);
  port (terminal PLUS, MINUS: electrical);
end VSIN;
architecture VSIN_A of VSIN is
  quantity V across I through PLUS to MINUS;
begin
  V == A * sin(math_2_pi*F*now);
end VSIN_A;
entity TB is
end TB;
architecture TB_A of TB is
  terminal P : electrical;
  quantity V across I through P to GROUND;
begin
  G:entity work.VSIN(VSIN_A) generic map (2.0) port map (P, GROUND);
  I == V / 500.0;
end TB_A;
```

Решение:

В указанный момент времени генератор синусоидального напряжения VSIN генерирует максимальное значение напряжения, равное 2 В. Так как ток протекает через резистор номиналом 500 Ом, ток в системе при этом равен 4 мА.

Ответ: 4 мА.

Критерии и шкалы оценивания:

Для оценивания выполнения заданий используется балльная шкала:

1) тестовые задания:

- 1 балл – указан верный ответ;
- 0 баллов – указан неверный ответ, в том числе частично.

3) расчетные задачи, ситуационные, практико-ориентированные задачи / мини-кейсы:

- 5 баллов – задача решена верно (получен правильный ответ, обоснован (аргументирован) ход решения);
- 2 балла – решение задачи содержит незначительные ошибки, но приведен правильный ход рассуждений, или получен верный ответ, но отсутствует обоснование хода ее решения, или задача решена не полностью, но получены промежуточные результаты, отражающие правильность хода решения задачи, или, в случае если задание состоит из решения нескольких подзадач, 50% которых решены верно;
- 0 баллов – задача не решена или решение неверно (ход решения ошибочен или содержит грубые ошибки, значительно влияющие на дальнейшее изучение задачи).