Настройка зачисления на курс
Цели освоения учебной дисциплины: формирование у обучающихся современных представлений о проектировании логических схем в микросхемах с программируемыми логическими характеристиками, ознакомление с возможностями языкового описания проектируемых схем на примере языка Verilog HDL
- Преподаватель: Богатиков Евгений Васильевич
Гости не имеют доступа к этому курсу. Войдите в систему.